English 
Deutsch 
Español 
简体中文 
• Stromversorgung nach JEDEC-Standard 1,2 V ± 0,06 V
• VDDQ = 1,2 V ± 0,06 V
• 800 MHz fCK für 1600 Mb/s/Pin, 933 MHz fCK für 1866 Mb/s/Pin, 1067 MHz fCK für 2133 Mb/s/Pin, 1200 MHz fCK für 2400 Mb/s/Pin, 1333 MHz fCK für 2666 Mb/s/Pin
• Programmierbare CAS-Latenz: 10,11,12,13,14,15,16,17,18,19,20
• Programmierbare additive Latenz (Posted CAS): 0, CL - 2 oder CL - 1 Takt
• Programmierbare CAS-Schreiblatenz (CWL) = 9,11 (DDR4-1600), 10,12 (DDR4-1866), 11,14 (DDR4-2133), 12,16 (DDR4-2400) und 14,18 (DDR4 - 2666)
• Burst-Länge: 8, 4 mit tCCD = 4, was kein nahtloses Lesen oder Schreiben erlaubt [entweder On-the-Fly mit A12 oder MRS]
• Bidirektionaler differenzieller Daten-Strobe
• On-Die-Terminierung mit ODT-Pin
• Durchschnittliche Auffrischungszeit 7,8 us bei weniger als TCASE 85℃, 3,9 us bei 85 °C < TOPER ≤ 95 °C.
• Asynchrones Zurücksetzen
• Unterstützte DDR4-Funktionalität und -Operationen wie im Komponentendatenblatt definiert
• 260-Pin-Dual-In-Line-Speichermodul (SODIMM)
• Datenübertragungsraten: 2666 Mbit/s (max.)
• 4 GB, 8 GB, 16 GB, 32 GB
• VDD = 1,20 V (NOM)
• VPP=2,5 V (NOM)
• VDDSPD=2,5 V (NOM)
• Nomineller und dynamischer On-Die-Terminierung (ODT) für Daten-, Strobe- und Maskensignale
• Automatische Selbstauffrischung mit geringem Stromverbrauch (LPASR)
• Datenbusinversion (DBI) für Datenbus
• VREFDQ-Generierung und -Kalibrierung auf dem Chip
• Integriertes I 2C serielles Anwesenheitserkennungs-EEPROM (SPD).
• 16 interne Banken; 4 Gruppen zu je 4 Bänken
• Festgelegter Burst-Chop (BC) von 4 und Burst-Länge (BL) von 8 über das Mode Register Set (MRS)
• On-the-fly wählbarer BC4 oder BL8 (OTF)
• Goldkantenkontakte
• Halogen frei
• Fly-by-Topologie
• Abgeschlossener Steuerbefehls- und Adressbus
• Gewerblich (0 °C ≤ TOPER ≤ 85 °C)
• 0,75 ns bei CL=19 (DDR4-2666)
